Forschende der Ruhr-Universität Bochum und des Worcester Polytechnic Institute haben eine gravierende Sicherheitslücke in Field Programmable Gate Arrays (FPGAs) entdeckt, die weitreichende Folgen für die IT-Sicherheit haben könnte. Diese Chips werden in kritischen Bereichen wie 5G-Netzen, der Automobilindustrie und in der kryptografischen Verschlüsselung eingesetzt. Die Ergebnisse ihrer Studie wurden am 30. September 2025 auf ArXiv.org veröffentlicht und verdeutlichen, wie komplexer Hardware-Angriffe gestaltet werden können.
Die neuen Erkenntnisse zeigen, dass FPGAs, welche in vielen sicherheitskritischen Anwendungen verwendet werden, anfällig für sogenannte Side-Channel-Attacks sind. Diese Angriffe basieren auf der Auswertung physischer Informationen, wie Stromverbrauch und Laufzeit, die während der Verarbeitung kryptografischer Operationen generiert werden. Laut Scisimple stellen diese Seitenkanalangriffe eine ernsthafte Bedrohung dar, da sie keine Schwächen in den Algorithmen ausnutzen, sondern sich auf physikalische Merkmale konzentrieren. Angreifer können durch Messungen des Stromverbrauchs geheime Informationen, wie kryptografische Schlüssel, gewinnen.
Die Technik hinter der Entdeckung
Die Forschenden haben eine Methode namens „Chynopsis“ entwickelt, die es ermöglicht, FPGAs in einen kontrollierten Schlafzustand zu versetzen, ohne dass das Alarmsystem der Geräte reagiert. Moderne FPGAs sind mit Takt- und Spannungssensoren ausgestattet, jedoch reagieren diese oft nicht schnell genug auf Spannungsabfälle, die bei einem Angriff auftreten können. Bei einem gezielten schnellen Undervolting können die Taktlogik gestoppt und die gespeicherten Werte jedoch erhalten bleiben, was Angreifern eine Untersuchung der Hardware ermöglicht.
In ihren praktischen Demonstrationen am OpenTitan-FPGA umgingen die Forschenden die Alarmmechanismen, was die Gefährlichkeit dieser Sicherheitslücke unterstreicht. Die Studie zeigt, dass spezielle Messverfahren zur Extraktion geheimer Daten genutzt werden können und dass die Sicherheitslücke an die Hersteller AMD (ehemals Xilinx) und Microchip im Rahmen eines Responsible-Disclosure-Verfahrens gemeldet wurde. Ein entsprechender Vorschlag zur Behebung des Problems wurde ebenfalls bereitgestellt.
Gegenmaßnahmen und aktuelle Entwicklungen
In der Forschung werden verschiedene Techniken untersucht, um die Anfälligkeit von FPGAs gegenüber Seitenkanalangriffen zu verringern. Eine vielversprechende Methode ist die dynamische Spannungs- und Frequenzskalierung (DVFS), die Spannung und Frequenz in Echtzeit anpasst, um die Sicherheit zu erhöhen. Die Analysen zeigen, dass oft nur geringe Anpassungen der Taktfrequenz ausreichen, um die Angriffe zu erschweren. Ein 32-Bit-RISC-V-System, das eine ungeschützte Softwareversion des AES-128-Standards ausführt, wurde als Testumgebung verwendet, um die Effektivität dieser Techniken zu evaluieren.
Laut Nature wurde bei der Evaluierung der Methode zur Erkennung von Simple Power Side Channel Attacks (SPA) mit der VCU108 FPGA-Platine zudem ein Design umgesetzt, welches gegen solche Angriffe gewappnet ist. Diese Entwicklungen tragen dazu bei, dass FPGAs auch in ressourcenbeschränkten Umgebungen sicherer eingesetzt werden können.
Die Forschung rund um Seitenkanalangriffe und deren Abwehr ist entscheidend für die Entwicklung robusterer kryptografischer Systeme. Es wird angenommen, dass weitere Studien notwendig sind, um die Vorgehensweisen gegen solche Angriffe weiter zu optimieren und sicherzustellen, dass die Sicherheitsmaßnahmen den modernen Bedrohungen gewachsen sind. Die Erkenntnisse der Bochumer Forschungsgruppe zeigen, wie wichtig es ist, Sicherheitslücken rechtzeitig zu erkennen und geeignete Gegenmaßnahmen zu implementieren.
