Zranitelnost objevená v FPGA: Nová hrozba pro 5G a auta!

Zranitelnost objevená v FPGA: Nová hrozba pro 5G a auta!

Výzkumníci z Ruhr University Bochum a Worcester Polytechnic Institute objevili vážnou bezpečnostní mezeru v poli programovatelných hradlových polí (FPGA), která by mohla mít dalekosáhlé důsledky pro bezpečnost IT. Tyto čipy se používají v kritických oblastech, jako jsou sítě 5G, automobilový průmysl a v kryptografickém šifrování. Výsledky jejich studie byly zveřejněny na ArXiv.org 30. září 2025 a ilustrují, jak lze navrhovat složité hardwarové útoky.

Nová zjištění ukazují, že FPGA, která se používají v mnoha aplikacích kritických z hlediska bezpečnosti, jsou zranitelná vůči takzvaným útokům postranním kanálem. Tyto útoky jsou založeny na vyhodnocování fyzických informací, jako je spotřeba energie a doba běhu, generovaných během zpracování kryptografických operací. Hlasitý Scisimple Tyto útoky postranním kanálem představují vážnou hrozbu, protože nevyužívají slabiny v algoritmech, ale zaměřují se spíše na fyzické vlastnosti. Útočníci mohou získat tajné informace, jako jsou kryptografické klíče, měřením spotřeby energie.

Technologie za objevem

Výzkumníci vyvinuli metodu nazvanou „Chynopsis“, která umožňuje uvést FPGA do kontrolovaného režimu spánku, aniž by alarmový systém zařízení reagoval. Moderní FPGA jsou vybaveny hodinovými a napěťovými senzory, které však často nereagují dostatečně rychle na poklesy napětí, které mohou nastat při útoku. V případě cíleného rychlého podpětí může být logika hodin zastavena, ale uložené hodnoty mohou být zachovány, což umožňuje útočníkům prozkoumat hardware.

Ve svých praktických ukázkách na OpenTitan FPGA vědci obešli poplašné mechanismy, což podtrhuje nebezpečí této bezpečnostní zranitelnosti. Studie ukazuje, že k extrakci tajných dat lze použít speciální metody měření a že bezpečnostní zranitelnost byla oznámena výrobcům AMD (dříve Xilinx) a Microchip v rámci odpovědného postupu pro odhalení. Byl také poskytnut související návrh na vyřešení problému.

Protiopatření a aktuální vývoj

Výzkum zkoumá různé techniky ke snížení zranitelnosti FPGA vůči útokům postranním kanálem. Jednou slibnou metodou je dynamické škálování napětí a frekvence (DVFS), které upravuje napětí a frekvenci v reálném čase pro zvýšení bezpečnosti. Z rozborů vyplývá, že ke ztížení útoků často stačí jen malé úpravy taktovací frekvence. 32bitový systém RISC-V s nechráněnou softwarovou verzí standardu AES-128 byl použit jako testovací zařízení pro vyhodnocení účinnosti těchto technik.

Hlasitý Příroda Při hodnocení metody detekce Simple Power Side Channel Attacks (SPA) s deskou FPGA VCU108 byl také implementován návrh, který je proti takovým útokům chráněn. Tento vývoj pomáhá zajistit, že FPGA lze používat bezpečněji i v prostředích s omezenými zdroji.

Výzkum útoků postranních kanálů a jejich zmírnění je zásadní pro vývoj robustnějších kryptografických systémů. Má se za to, že jsou zapotřebí další studie, aby se dále optimalizovaly přístupy k takovým útokům a aby se zajistilo, že bezpečnostní opatření budou schopna zvládnout moderní hrozby. Zjištění bochumské výzkumné skupiny ukazují, jak důležité je včas identifikovat bezpečnostní mezery a zavést vhodná protiopatření.